低相位噪声锁相环电路设计与时频性能优化

© 2026 by the Author(s). Licensee Art and Technology, USA. This article is an open access article distributed under the terms and conditions of the Creative Commons Attribution -Noncommercial 4.0 International License (CC BY-NC 4.0) ( https://creativecommons.org/licenses/by-nc/4.0/ )

Download PDF

Cite

XML

HTML

Abstract

本文围绕着低相位噪声锁相环也就是PLL电路设计以及时频性能优化来开展研究工作，对环路滤波器参数进行优化，选用低噪声VCO，并且提高鉴相器性能，来实现PLL宽频段的快速锁定以及低抖动输出。把时域以及频域分析方法结合起来，去处理量化抖动特性以及相位噪声分布的工作，进而提出优化设计策略来实现降低功耗、提高锁定稳定性的效果，仿真以及实验结果得以表明，这个设计在相位噪声的控制、频率稳定性以及瞬态响应这些方面的优势极为显著，能够为高速通信和精密测量系统提供可靠的频率源方案。

Keywords

锁相环

相位噪声

频率稳定

环路优化

抖动分析

References

[1]郭超东.应用于高性能时钟生成的超低相位噪声锁相环电路技术研究[D].重庆理工大学,2025.DOI:10.27753/d.cnki.gcqgx.2025.001694.
[2]朱丹玥.应用于超宽带无线收发机的锁相环关键电路设计[D].华东师范大学,2024.DOI:10.27149/d.cnki.ghdsu.2024.005059.
[3]韩志昊.低相位噪声CMOS 电荷泵锁相环设计[D].西安科技大学,2023.DOI:10.27397/d.cnki.gxaku.2023.001336.
[4]王冰.用于高速SerDes电路的低相噪锁相环设计[D].南京邮电大学,2022.DOI:10.27251/d.cnki.gnjdc.2022.000171.
[5]蒋磊.基于移频锁相的超宽带低相位噪声频率源的研究[D].南京理工大学,2022.DOI:10.27241/d.cnki.gnjgu.2022.000685.

Previous article in this issue

Next article in this issue